TOP > レポート＆コラム > 宇宙科学の最前線 > アナログ集積回路のすすめ
| │１│２│３│ |
はじめに
宇宙ミッションは，半導体技術の進歩によってその一翼を支えられてきました。宇宙機に必要とされる機能を小規模ないし中規模の集積回路で実現しようとすると，膨大なものとなって宇宙機の容積に納まり切れなくなります。また，電力の消費量も宇宙機に過度の負担を強いることになりかねません。宇宙機においては，いわゆる大規模集積回路を導入することによって高機能かつ複雑なシステムを宇宙環境において実現することが可能となりました。
しかし，これは主としてディジタル回路の高集積化，高機能化，さらには低電力化などによってもたらされています。一方，センサー信号などの処理に供されるアナログ電子回路については，その語感と相反して精緻かつ創造的な設計能力が必要とされるため設計手法の定型化が困難であり，また関与するエキスパートの人的資源に係る制約によって，ディジタル集積回路ほどその利用が進んでいないのが現状です。具体的には，アナログ集積回路は，例えば演算増幅器のような比較的小規模の回路要素を，あるいはA-to-D変換器やD-to-A変換器のように比較的大規模ではあっても単一の機能を，提供するレベルにとどまっていました。しかし，将来の宇宙機においては，これらの部品を個別に組み合わせることにより大規模な電子回路システムを構築することは，空間的，重量的，電力的制限において宇宙ミッションを制約するのみならず，高機能化を目指す上でも障害となります。
Open-IP
複雑なシステムを構築するためには，その要素となるサブシステムを階層的に積み重ねるという手法があります。私はこのような手法を援用して，実績のある回路ブロックを利用し合うことによって大規模かつ複雑なディジタル・アナログ混載型の集積回路を短期間で効率的に，かつ一定の確実性を確保しながら開発することができる仕組みを構築し，提供することを研究対象として掲げました。具体的には，エキスパートたちの知識を「知的資産（IP）」として蓄積し，その利用を「Open」とすることによって，設計開発の便宜に供するとともに，設計開発現場からのフィードバックをさらなるIPとして蓄積することができるような仕組み「Open-IP」の構築を目指しています。
Open-IPでは，いわゆるディープサブミクロンCMOS※1プロセス（MOSトランジスタのゲート長が0.35μmないし0.25μm以下のものをいう）をターゲットとして，既開発の回路設計からその構成要素となっている回路のトポロジーを抽出して，典型的な回路パラメータ（W，L）とともに提示・公開することにしました。さらに，各回路要素間の接続条件を統一することによって，内部矛盾のない体系の構築を行っています。このようにして開発されたIPの利用によって，アナログ回路設計のハードルを下げるとともに，その結果構成された回路の動作上の確実性を向上させることができます。また，公開されたIPを用いた回路設計の過程で新たに考案され，検証された回路トポロジーを適宜追加することによって，IPの充実を図ることにしました。これによって，Open-IPのらせん的発展を目指しています。そのために，実地に補完的KNOW-HOWを伝え，また新たなIPの取得を目的として，個別的な試作開発に参画協力させていただくことも重要なテーマとなっています。
宇宙科学研究本部では，X線ないしγ線領域におけるエネルギー弁別とイメージング観測を目的として，ピクセル化されたシリコンないしカドミウムテルライドをセンサーとするシステムの開発を進めています。このような開発の一環として，Open-IPを用いて4096チャンネル構成のピクセル型ASIC※2の試作開発が行われています。試作チップは，200μm×200μmのピクセル領域に，荷電増幅器，整形増幅器，ピークホールド回路，アナログマルチプレクサ，ならびにテストパルス回路およびディジタル制御回路などを含んでいます。本試作チップでは，ピクセル当たり150μWの低電力特性と，100電子相当以下の雑音レベルを達成することを目指しています。これは，バイアス回路の安定化，電源感度の最小化，半導体プロセスの選択など多面的な設計によって実現されています。図1に1ピクセル分の回路のレイアウト図を示しました。図中左上部に設けられたボンディングパッド部のところで，放射線センサーとバンプ（金属の微小な突起）を用いて接続されるようになっています。最初の試作チップは，TSMC社の0.25μm CMOSプロセスによって設計･製造後，基本的な動作が確認され，二次試作に向けての準備が進行中です。
 |
|
| 図1 | 200μm四方のピクセル回路のレイアウト 下辺部付近の密集したディジタルの制御回路を除いては，ほとんどがアナログ信号処理回路によって占められている。 |
|
|
※1 CMOS
Complementary metal-oxide semiconductor。MOSは，ゲート電極によって半導体表面の伝導度を制御することができるようになっている。特に，ゲートに印加する電圧による応答が相補的な2種類のトランジスタを具備しているものをCMOSという。
※2 ASIC
Application specific integrated circuit。「特定用途向け集積回路」と訳されるのが一般的。生産数量は少なくても，応用技術に最適な製品を供給すべく開発されているのがASIC。
| │１│２│３│ |