No.305
2006.8

<宇宙科学最前線>

ISASニュース 2006.8 No.305 


- Home page
- No.305 目次
+ 宇宙科学最前線
- お知らせ
- ISAS事情
- 科学衛星秘話
- ロケットの電気屋さん
- 東奔西走
- いも焼酎
- 宇宙・夢・人
- 編集後記

- BackNumber

アナログ集積回路のすすめ

宇宙探査工学研究系 池田 博一 


はじめに

 宇宙ミッションは,半導体技術の進歩によってその一翼を支えられてきました。宇宙機に必要とされる機能を小規模ないし中規模の集積回路で実現しようとすると,膨大なものとなって宇宙機の容積に納まり切れなくなります。また,電力の消費量も宇宙機に過度の負担を強いることになりかねません。宇宙機においては,いわゆる大規模集積回路を導入することによって高機能かつ複雑なシステムを宇宙環境において実現することが可能となりました。

 しかし,これは主としてディジタル回路の高集積化,高機能化,さらには低電力化などによってもたらされています。一方,センサー信号などの処理に供されるアナログ電子回路については,その語感と相反して精緻かつ創造的な設計能力が必要とされるため設計手法の定型化が困難であり,また関与するエキスパートの人的資源に係る制約によって,ディジタル集積回路ほどその利用が進んでいないのが現状です。具体的には,アナログ集積回路は,例えば演算増幅器のような比較的小規模の回路要素を,あるいはA-to-D変換器やD-to-A変換器のように比較的大規模ではあっても単一の機能を,提供するレベルにとどまっていました。しかし,将来の宇宙機においては,これらの部品を個別に組み合わせることにより大規模な電子回路システムを構築することは,空間的,重量的,電力的制限において宇宙ミッションを制約するのみならず,高機能化を目指す上でも障害となります。


Open-IP

 複雑なシステムを構築するためには,その要素となるサブシステムを階層的に積み重ねるという手法があります。私はこのような手法を援用して,実績のある回路ブロックを利用し合うことによって大規模かつ複雑なディジタル・アナログ混載型の集積回路を短期間で効率的に,かつ一定の確実性を確保しながら開発することができる仕組みを構築し,提供することを研究対象として掲げました。具体的には,エキスパートたちの知識を「知的資産(IP)」として蓄積し,その利用を「Open」とすることによって,設計開発の便宜に供するとともに,設計開発現場からのフィードバックをさらなるIPとして蓄積することができるような仕組み「Open-IP」の構築を目指しています。

 Open-IPでは,いわゆるディープサブミクロンCMOS※1プロセス(MOSトランジスタのゲート長が0.35μmないし0.25μm以下のものをいう)をターゲットとして,既開発の回路設計からその構成要素となっている回路のトポロジーを抽出して,典型的な回路パラメータ(W,L)とともに提示・公開することにしました。さらに,各回路要素間の接続条件を統一することによって,内部矛盾のない体系の構築を行っています。このようにして開発されたIPの利用によって,アナログ回路設計のハードルを下げるとともに,その結果構成された回路の動作上の確実性を向上させることができます。また,公開されたIPを用いた回路設計の過程で新たに考案され,検証された回路トポロジーを適宜追加することによって,IPの充実を図ることにしました。これによって,Open-IPのらせん的発展を目指しています。そのために,実地に補完的KNOW-HOWを伝え,また新たなIPの取得を目的として,個別的な試作開発に参画協力させていただくことも重要なテーマとなっています。

- Home page
- No.305 目次
+ 宇宙科学最前線
- お知らせ
- ISAS事情
- 科学衛星秘話
- ロケットの電気屋さん
- 東奔西走
- いも焼酎
- 宇宙・夢・人
- 編集後記

- BackNumber
※1 CMOS:Complementary metal-oxide semiconductor
MOSは,ゲート電極によって半導体表面の伝導度を制御することができるようになっている。特に,ゲートに印加する電圧による応答が相補的な2種類のトランジスタを具備しているものをCMOSという。

 宇宙科学研究本部では,X線ないしγ線領域におけるエネルギー弁別とイメージング観測を目的として,ピクセル化されたシリコンないしカドミウムテルライドをセンサーとするシステムの開発を進めています。このような開発の一環として,Open-IPを用いて4096チャンネル構成のピクセル型ASIC※2の試作開発が行われています。試作チップは,200μm×200μmのピクセル領域に,荷電増幅器,整形増幅器,ピークホールド回路,アナログマルチプレクサ,ならびにテストパルス回路およびディジタル制御回路などを含んでいます。本試作チップでは,ピクセル当たり150μWの低電力特性と,100電子相当以下の雑音レベルを達成することを目指しています。これは,バイアス回路の安定化,電源感度の最小化,半導体プロセスの選択など多面的な設計によって実現されています。図1に1ピクセル分の回路のレイアウト図を示しました。図中左上部に設けられたボンディングパッド部のところで,放射線センサーとバンプ(金属の微小な突起)を用いて接続されるようになっています。最初の試作チップは,TSMC社の0.25μm CMOSプロセスによって設計・製造後,基本的な動作が確認され,二次試作に向けての準備が進行中です。

※2 ASIC:Application specific integrated circuit
「特定用途向け集積回路」と訳されるのが一般的。生産数量は少なくても,応用技術に最適な製品を供給すべく開発されているのがASIC。

図1 200μm四方のピクセル回路のレイアウト
下辺部付近の密集したディジタルの制御回路を除いては,ほとんどがアナログ信号処理回路によって占められている。

 大阪大学でも,X線天文用のCCD読み出しシステムを開発しています。CCDは,信号対雑音比において優れた性能を発揮するものの,読み出し時間において相対的に劣るという問題があります。そこで,読み出し時間を短縮するために,CCDチップに複数の読み出しポートを設け,これを専用のASICで読み出すことが試みられています。このようなCCD読み出しチップは,ポートごとに,積分回路とホールド回路からなる雑音フィルター回路と,12ビットのグレイコードカウンタを用いたウィルキンソン型のA/D変換回路を必要とします。また,二重相関サンプリングを用いることにより,10電子以下の雑音レベルを達成することを目指しています。図2には,この集積回路を用いて撮像されたX線画像を示しました。大阪大学では,Open-IPを拡張して,ΔΣコンバータを用いた信号処理系の試作にも着手しています。

図2 X線検出器用のCCDからの信号を試作チップで読み出した画像
M2.6のナットによってX線が遮蔽されている。

- Home page
- No.305 目次
+ 宇宙科学最前線
- お知らせ
- ISAS事情
- 科学衛星秘話
- ロケットの電気屋さん
- 東奔西走
- いも焼酎
- 宇宙・夢・人
- 編集後記

- BackNumber
 Open-IPの枠組みを試行する中で,すでにIP開発のスパイラルは,急速な上昇を始めています。本機構外においても放射線検出器の分野で,B-ファクトリーにおける,粒子識別を目的としたイメージング型エアロジェル検出器の読み出し回路や,いわゆるTOP(Time-of-propagation)検出器用のTAC(Time-to-amplitude converter)回路,また,ILC(International Linear Collider)における衝突点モニターを目的とした3D検出器用ピクセル型増幅器アレーなどの開発を通じて,IPの開発へと展開しています。


高信頼化に向けて

 宇宙機における集積回路は,高機能化を目指すのみでは,その実用化を図ることはできません。宇宙環境においては,集積回路は過酷な宇宙放射線や低温,高温,温度変動にさらされるからです。また,長期間のミッションにわたってその信頼性を維持することも重要です。そこで,SOI※3技術を用いてアナログ集積回路を構築することの可能性の追求に着手しました。ディジタル回路への応用については,すでに本機構,本研究本部において先行して開発が続けられています。

※3 SOI:Silicon on insulator
絶縁膜上に単結晶シリコンが形成されている集積回路製造用のウェハーをいう。高速のディジタル回路や高周波アナログ回路への適用が進んでいる。

 SOI技術は,1960年ころから米国においてもっぱら軍事・宇宙への応用を目的として開発が進められてきました。トランジスタ同士が二酸化シリコンによって完全分離され,またサブストレートとも分離されているため,ラッチアップのおそれがなく,さらにシングルイベント効果が著しく低減されるからです。ラッチアップは,バルクCMOSにおいて寄生的に構成されているPNPN構造によってこれがサイリスタとして作用し,電源を切らない限り過剰電流が流れ続ける現象です。これは,宇宙機において致命的となりかねません。

 しかし,商用のバルクCMOS技術の成熟速度が急過ぎて,SOI-CMOSは性能的に追従することができず,しばらくの間,特殊用途に限定的に適用されるにすぎませんでした。ところが,1990年代に入って,バルクCMOSの技術成長曲線に飽和傾向(いわゆるムーアの法則からの遅れ)が見られるようになり,これを克服する手段としてSOIが見直されるようになってきました。すなわち,SOI技術を用いるとラッチアップの回避という自明な効果のほか,最先端のサブミクロンバルクCMOSの性能(動作周波数,消費電力,漏れ電流,集積度など)を凌駕することができることが分かりました。SOI技術は,このようにして,いわゆるポストスケーリング技術(微細化に頼らない性能向上技術)の先取りとして理解することもできます。

 そうはいっても,Open-IPで用いられている回路構成をそのまま適用することができるか否かは自明ではありません。そこで,アナログ回路の要素の中でも,最も半導体プロセス固有の特性に影響を受けやすい放射線計測用の前置増幅器およびその周辺回路の試作を行いました。図3には,増幅要素の回路図を例示しました。半導体プロセスは,0.15μmの完全空乏型のSOIプロセスを用いました。ゲート直下のシリコン部分から完全にキャリアーが排除されていることから,従来技術である部分空乏型のSOIと比べてI-Vカーブに現れる異常な折れ曲がりが解消されているなど,アナログ回路への応用にとって有利な特徴を有しています。

図3 SOIプロセス用の増幅器の構成例
電源電圧が1Vであるにもかかわらず,トランジスタを4段に積み上げることができる。また,トランジスタが実質的に三端子素子として取り扱われていることも特徴的である。

- Home page
- No.305 目次
+ 宇宙科学最前線
- お知らせ
- ISAS事情
- 科学衛星秘話
- ロケットの電気屋さん
- 東奔西走
- いも焼酎
- 宇宙・夢・人
- 編集後記

- BackNumber
 試作回路は,2.4mm×2.4mmの小さなチップの中に,CRの時定数によって信号が減衰するようになっている回路と,時定数の代わりに直線的に信号が減衰するようになっている回路と,高速のトランスインピーダンス回路とを,バリエーションを含めて都合10系統実装しました。第一の回路は,伝統的な荷電敏感型の増幅回路であって,1/f雑音などの電子雑音を容易に評価することができます。第二の回路は,出力信号が飽和しても,入力電荷と出力信号幅との比例関係が良好であるという特徴があり,電源電圧の制限に対して一つの解を与えるものとなっています。第三の回路は,電流信号を電圧に変換する回路ですが,帰還要素として低電流でバイアスされたMOSトランジスタを用いた回路となっており,より高周波での応用への展開を狙うものとなっています。


まとめ

 宇宙科学研究本部では,宇宙機における電子回路の高度化,高信頼化を目指して,具体的応用事例を踏まえながら,その設計の容易化による適用事例の拡大と,半導体技術の将来を見据えた研究開発を進めています。前者はOpen-IPの手法を展開することによって,後者はSOIプロセスなどに代表される先端技術の追求によって,その成熟度のステップを高めています。

(いけだ・ひろかず) 


#
目次
#
お知らせ
#
Home page

ISASニュース No.305(無断転載不可)