# フラックスゲート磁力計による科学観測ロケット S-310-40 号機の姿勢解析結果 井口 恭介<sup>1,2</sup>, 松岡 彩子<sup>2</sup> [1]総研大, [2] ISAS/JAXA

#### 概要

本研究では惑星磁気圏探査衛星に搭載するディジタル磁力計の精度を向上させるために、高精度なデルターシグマ DAC を独自に開発し、ディジタル磁力計に組み込むことで精度を向上させた。さらに、搭載機器のリソース削減のた めに、ディジタル磁力計に残されたアナログ回路を ASIC で開発し、小型、軽量、省電力な磁力計を開発している。 DAC: Digital to Analog Converter、ASIC: Application Specific Integrated Circuit

### 1. 研究背景 ·次期磁気圈探查 SCOPE 計画·

#### SCOPE : cross-Scale COupling in the Plasma universE

SCOPE 計画は4機の衛星による地球磁気圏(主に、衝撃波、 乱流、リコネクション領域)の同時多点、マルチスケール観測 計画である。SCOPE 計画では電子スケール(1 km)から電磁 流体スケール(10 万 km)までのスケールを同時に観測する。 SCOPE 衛星に搭載するフラックスゲート磁力計ではDCから約 100 Hz(電子スケール時間)での磁場測定が要求されている。 電子スケール時間の観測ではイオンや電子の加速、加熱過程を 解明すること及びリコネクションの発生、発達する過程を解明 することを目的としている。加速過程はサイクロトロン周波数 付近の波動や電磁流体波動の1つであるアルフヴェン波等に伴 う波動粒子相互作用や、衝撃波、境界層遷移領域内部での磁場 擾乱によって起こるとされている。





SCOPE 衛星や将来の惑星磁気圏探査計画において磁場測定 精度の向上および磁力計の小型、軽量、省電力化は重要な課題 である。本研究では、SCOPE 衛星への中間目標として磁力計 を開発し、それを科学観測ロケットS-310-40号機に搭載した。 科学観測ロケットでは磁力計による姿勢決定精度 2°が要求さ れている。この要求を満たすために磁場分解能 2 nT 以上、測 定周波数帯域 DC から 10 Hz 以上を目標として磁力計を開発し た。ここでは、磁力計の精度を向上させるために開発した高精 度な DAC の設計、開発成果とそれを組み込んだ磁力計の開発 成果を主に発表する。

### 2. フラックスゲート磁力計の測定原理

フラックスゲート磁力計はセンサ部と電気回路部(センサ励 磁回路及び信号処理回路)で構成されている。図 2(a)は従来の アナログ磁力計の信号の流れを示したブロック図である。

センサは外部磁場に比例した信号を検出する。センサで検出 された信号は信号処理回路内部の積分回路で積分される。積分 された電圧はセンサにフィードバックされ、センサ内部にフィ ードバック磁場を発生させる。

このフィードバック磁場はネガティブフィードバックによ って外部磁場をキャンセルするように制御される。外部磁場と フィードバック磁場の差がセンサで検出され、信号処理回路を 通して再びセンサへフィードバックされる。フィードバック磁 場は信号処理回路によって検出磁場がゼロ磁場になるように 制御されるため、フィードバック磁場を測定することは外部磁 場を測定することに等しい。

### (a) 従来のアナログ方式フラックスゲート磁力計





計(b)の信号の流れ

外部磁場が定常でもフィードバック磁場にノイズがあった り、量子化された値がフィードバックされたりする場合には、 それらに起因するフィードバック磁場の変動がセンサで検出 される。検出磁場の変動は信号処理回路を通して測定磁場に現 れるため、フラックスゲート磁力計にとってフィードバック信 号の高精度化は重要である。

# 3. ディジタル化による小型、軽量、省電力化

ディジタル方式は従来のアナログ回路をプロセッサに置き 換えることで小型、軽量、省電力化を図れる。1990年代中ごろ から人工衛星への搭載に向けてフラックスゲート磁力計のデ ィジタル化が提案された([Primdahl, et al., 1984]、[Auster, et al., 1985])。米国の THEMIS 衛星など、いくつかの衛星にはすでに 搭載されている。これまでに衛星に搭載されたディジタル方式 はアナログ方式に比べて、重量も電力も半分以下である。

ディジタル方式の基本的な構成を図 2(b)に示す。ディジタル 方式では検出されたアナログ信号をディジタル信号に変換し、 ディジタルデータをプロセッサの FPGA (Field Programmable Gate Array) に取り込む。取り込まれたデータをもとに FPGA の演算処理で検出磁場を求めて、積分を行う。フィードバック 経路中に配置したディジタル-アナログ変換器 (DAC: Digital to Analog Converter) に積分値を入力し、アナログ値に変換された 信号 (電圧) はフィードバック磁場を発生させる。

### 4. ディジタル化の課題と解決方策

前述のとおり、磁力計の測定精度はフィードバックの精度に 強く依存する。そのためフィードバックに用いる DAC の分解 能がそのまま磁力計の分解能に相当する。S-310-40 号機では分 解能 16 ビット(2 nT に相当)、SCOPE 計画では 20 ビット(8 pT に相当)の DAC が必要となる。SCOPE 計画や将来の惑星磁 気圏探査計画では、放射線耐性のあるデバイスが必要である。 しかし、放射線耐性があり、磁力計に適した高精度、高分解能 な DAC デバイスは現在製造されていないという問題がある。

米国の THEMIS 衛星に搭載されたディジタル磁力計のフィ ードバック回路では、390 nT~-390 nT の測定範囲で 12 ビッ ト DAC を使用している。このとき、フィードバックの磁場分 解能は 0.19 nT、線形性誤差は 0.0056% (0.23 LSB 相当)である。 ±25000 nT の測定範囲では12 ビットの DAC に加えて6ビット の DAC も使用されている。このダイナミックレンジにおける 線形性誤差は0.02 %と大きい。この方法の問題点は3つある。 ①DAC を2 個使用しているため、サイズや消費電流が大きくな る。②ダイナミックレンジを絞ることでしか高精度を得られな いためより磁場の強い磁気圏の観測では採用できない。③放射 線耐性のある DAC デバイスの供給状況に応じて、使用できる DAC が制限される。

# 5. デルタ・シグマ DAC の設計

# <u>デルタシグマ DAC の特徴</u>

デルターシグマ型の DAC は他の DAC に比べて 18~24 ビッ トと高精度である。さらに、DAC がカバーする周波数帯域は DC から 10 kHz 程度であるため、磁力計に組み込むことに適 している。オーバーサンプリング比 (OSR: Over Sampling Ratio) などのパラメータを変えると DAC の精度が変わるとい う特徴を持つ。「OSR を変えてデルターシグマ DAC の性能を向 上させること」と「それを実現するための回路やプロセッサ使 用率の増大」は対立する関係にあるため、パラメータのトレー ドオフが重要である。本研究では、磁力計に適した DAC のパ ラメータを設計と実機の性能評価から導き、ディジタル磁力計 の精度を向上させた。さらに、宇宙で使用できるプロセッサと オペアンプだけを用いてデルターシグマ DAC を開発することに より耐放射線性デバイスへの依存度も軽減される。

# <u> デルタ・シグマ DAC の原理</u>

図3に示すとおり、デルタ・シグマ DAC は変調器と後段のア ナログローパスフィルタで構成されている。ディジタル入力 (図3のx)はプロセッサ内部の変調器に入力された後、変調 器から変調信号(図3のy)が出力される。変調器内部ではデ ルタシグマ DAC のノイズ源となる量子化ノイズ(図3のe) が発生する。



ディジタル入力 x と変調出力 y、量子化ノイズ e の関係は式 (1)のようになる。この式から量子化ノイズだけが微分されてい ることがわかる。

$$y = x + \frac{de}{dt} \tag{1}$$

図4に周波数空間における量子化ノイズeの特徴を示す。変 調方式をとらない DAC の量子化ノイズは DC からナイキスト 周波数まで一様に広がっている。一方、デルタ・シグマ DAC は 量子化ノイズを微分しているので、低周波域のノイズは抑えら れて高周波域のノイズは大きくなる。量子化ノイズe はアナロ グフィルタを通ることで高周波域のノイズがカットされ、ノイ ズの小さい、高精度な DAC が実現される。



#### デルタ・シグマ DAC の設計

アナログフィルタのカットオフ周波数  $f_c$ と変調器の演算周波数  $f_0$  の比はオーバーサンプリング比と呼ばれ、式(2)のように表される。

$$OSR = \frac{f_0}{2f_c} \tag{2}$$

OSR を上げると変調される周波数帯域が高周波域までシフトし、低周波域のノイズは小さくなる。計算機を用いた設計ではOSRを変化させ、デルタ・シグマDACの精度評価を行った。その結果に基づいてOSRを677とした。変調器には1ビット、2次型のBoser-Wooley型を採用し、アナログローパスフィルタには4次のバターワース型を採用した。

### 6. デルタ・シグマ DAC 試作モデルの開発成果

図5に開発したデルタシグマDACの試作モデルを示す。図 5左側の回路がアナログローパスフィルタで、右側の回路が FPGAで実現されたデルタ・シグマ変調器である。



図5 開発したデルタ・シグマ DAC の試作モデル

図 6 にデルタ・シグマ DAC の性能評価方法を示す。デルタ・ シグマ DAC は PC から入力されたディジタル値をアナログ値 に変換する。アナログ出力はアナログ・ディジタル変換器 (ADC: Analog to Digital Converter)でディジタル値に変換 されて PC に取り込まれる。このディジタル入力とディジタル 出力を比較することでデルタ・シグマ DAC の性能を評価する。



図7にディジタル入力値と出力値の一例を示す。ディジタル 出力には開発したデルタ・シグマDACのノイズと測定器である ADCのノイズが含まれている。



図 7 デルタ・シグマ DAC の入出力データ 横軸は時間、縦軸は測定電圧である。ディジタル入力とディジタル出 力を比較して、デルタ・シグマ DAC の諸特性を評価した。

### 線形性誤差の評価結果

図8にデルタ・シグマDACの入出力特性を示す。図8の測定 結果を直線で近似し、近似直線と測定結果のずれを線形性誤差 として評価した。下に凸に湾曲した線(緑線)が近似直線と測 定結果の差であり、右スケールにその値を示す。この曲線の最 大値と最小値が500  $\mu$ Vなので、フルスケール5Vに対して 線形性誤差は0.01%以下であることがわかる。

### <u>分解能の評価結果</u>

DAC の分解能は測定したノイズの標準偏差をもとに評価した。図9にノイズを測定した結果を示す。デルタ・シグマ DAC は入力値に依存した特定周波数のトーンノイズを発生させる。トーンノイズの影響を評価するため、DC 入力値ごとにノイズ を測定した。図9の10 $\mu$ V以下の塗りつぶされた領域は ADC のもつノイズを示している。観測ロケットで要求される分解能は80 $\mu$ V であり、ADC の測定精度(10 $\mu$ V)は DAC を評価 するのに十分な精度を持っている。観測ロケットで実際に測定 する磁場範囲において、測定したノイズの標準偏差は約20 $\mu$ V であり、これは18ビット、0.5 nT に相当する。したがって、開発した DAC は要求分解能 80 $\mu$ V (16ビット、2 nT)を満足 している。また、設計計算と同様、入力値が大きいときにはノ イズが大きい。

#### 周波数特性の評価結果

デルタ・シグマ DAC が設計した周波数帯域を持つことを確か めるために周波数特性を評価した。デルタ・シグマ DAC に正弦 波を入力し、デルタ・シグマ DAC から出力される信号の振幅比 からカットオフ周波数を、位相遅れから時間遅れを計算した。 図 10 に振幅比と時間遅れの結果を示す。振幅比が・3 dB になる カットオフ周波数は 67 Hz であり、設計値の 65 Hz とほぼ等 しい。観測ロケットで要求されている測定周波数帯域 DC-10 Hz よりも十分高い周波数まで磁場を測定できる。時間遅れは 4.6 から 5.4 msec であり、これはアナログフィルタによる時間 遅れ 5 msec とほぼ等しい。時間遅れの許容誤差は 5 msec±2.5 msec 以内であり、要求を十分満足している。



図 8 デルタ・シグマ DAC の入出力特性 横軸は PC から DAC への入力値、左縦軸は出力値である。右縦軸は近 似直線と測定結果の差である。



図 10 周波数特性の評価結果

上図の縦軸は振幅比(デシベル)、下図は時間遅れ(msec)である。横軸は入力した周波数である。カットオフ周波数は67 Hz、時間遅れは約5 msec±0.4 msec であり観測ロケットの要求を満足している。



図 9 デルタ-シグマ DAC のノイズレベルと分解能 横軸は PC から DAC への入力値、縦軸はノイズの標準偏差である。観測ロケットで実際に測定する磁場範囲において、DAC の分解能は要求値(80 µV、16ビット)を満足している。

### 7. S-310-40 号機に搭載した磁力計の開発成果

図 11 に科学観測ロケット S-310-40 号機に搭載したフラック スゲート磁力計を示す。図 11 の左側は磁力計の信号処理回路 のうち、デルタ・シグマ DAC が占有している領域を示している。 変調器は検出磁場を計算する FPGA に組み込まれているため、 変調器は寸法上、リソースを使用していない。図 11 右側はセ ンサ部、電気回路部を組み込んだ搭載直前の状態である。表 1 に開発した磁力計の性能評価結果を示す。磁力計の分解能は 17.1 ビットであったため、開発した磁力計は要求された磁場分 解能 16 ビット、2 nT を満足している。また、磁力計の分解能 はデルタ・シグマ DAC の分解能(18 ビット)とほぼ同等であ ったため、磁力計の分解能は DAC の分解能で制限されている ことがわかる。したがって、デルタ・シグマ DAC の分解能をさ らに向上させることで磁場分解能 20 ビットの磁力計を開発す ることが可能である。開発した磁力計は 14 Hz の磁場変動まで 測定でき、ロケットのスピンに伴う磁場変動を十分測定できる。 線形性誤差はデルタ・シグマ DAC の線形性誤差に比べて 3 倍大 きいが、これは測定システムの影響によると考えられ、今後、 試験方法の改善策を構築する。 電気回路部 センサ部 5310-40 DFG-E/S デルタシグマDAC

図 11 観測ロケットに搭載した磁力計

++ -	1000	シガンエヨ の 山山
	田公日	7~ んら ノーミナ (ノ)小生 宜良
13		

分解能	0.79 nT (17.1ビットに相当)
周波数帯域	DC-14 Hz@-3dB
線形性誤差	0.03%以下

# 8. S-310-40 号機のフライトデータ解析結果

科学観測ロケット S-310-40 号機は夜間中緯度電離圏領域に おける電波伝搬解析を目的として 2011 年 12 月 19 日 23 時 48 分(JST)に内之浦宇宙空間観測所から打上げられた。

このロケット実験では磁力計のフライトデータからスピン 周波数と地磁気姿勢角を解析する。図 12 に打上げ後 80 秒から 90 秒のフライトデータを示す。この測定軸はほぼスピン面内に あり、スピンに伴う磁場変動がよく表れている。図 12 におい て 0 nT と測定データが交差する時刻を取り出し、スピン周期 を求める。図 13 に打上げ直後から着水する時までのスピン周 波数を示す。打上げ直後から 60 秒の間、観測ロケットは約 1.5 から 2 Hz でスピンし、60 秒後にデスピンを行った。打上げ後 60 秒から大気に再突入するまでロケットは 0.7 Hz で安定した スピンをしていた。



図 12 打ち上げ後 80 秒から 90 秒の磁場データ 横軸は時間、縦軸は測定磁場である。感度軸はほぼスピン面内にあり、 スピンに伴う磁場変動が観測されている。



60 秒後にデスピンが行われ、スピン周波数は 0.7 Hz で安定していた。

図14に地磁気姿勢角の定義を示す。地磁気姿勢角はスピン 面に鉛直上向きのベクトルと磁場のなす角である。磁力計の感 度軸は厳密にはスピン面内とスピン軸方向ではないため、フラ イトデータをスピン面内磁場とスピン軸方向の磁場に座標変 換しなければならない。ここでは感度軸がスピン面内およびス ピン軸方向を向いているとして算出した地磁気姿勢角の速報 値を示す。図15に打上げ中の地磁気姿勢角を示す。デスピン が行われる60秒まで、地磁気姿勢角は安定しており、その後、 大気に再突入するまでの間に約15°の角度でロケットが才差 運動をしていることがわかった。今後、厳密にスピン面内磁場 とスピン軸方向の磁場に変換して詳細な解析を行う。



図 14 地磁気姿勢角の定義 α<sub>m</sub>は地磁気姿勢角を、X、Y、Z は磁力計の感度軸を表す。



打上げ直後の地磁気姿勢角は約145度であった。60秒から350秒の間 にロケットは約15度で才差運動をしていることが分かった。

### 9. ASIC 開発によるリソースの削減

ASIC: Application Specific Integrated Circuit 図 16 に示すようにディジタル磁力計の信号処理回路には検 出した磁場を増幅するためのアンプやバンドパスフィルタが ある。本研究ではこの残されたアナログ回路を ASIC 化するこ とにより、ディジタル磁力計のさらなる小型、軽量、省電力化 を目指す。現在、ASIC 開発は磁力計のための仕様決定と回路 設計、シミュレーションによる性能確認、レイアウトまでを終 了している。図 17 にレイアウトしたアンプとバンドパスフィ ルタを示す。チップは 5mm 角で、設計した回路はそのうちの 5 分の 1 の面積で実現できた。今後、ASIC の性能評価基板の 製作、性能評価試験を行う。



図 16 ディジタル磁力計のうち ASIC 開発する要素



図17 アンプとバンドバスフィルタのレイアウト

# 10. まとめ

ディジタル磁力計の高精度化のためにデルタ・シグマ DACの パラメータ設計と試作モデルの開発及び性能評価実験を行い 十分な精度が得られた。開発した DAC を磁力計に組み込み、 性能を評価した結果、17 ビットの高精度な磁力計の開発に成功 した。そして開発した磁力計を観測ロケットに搭載した。現在、 フライトデータの解析を行っている。さらに、ディジタル磁力 計のリソース削減のためにアナログ回路の ASIC 開発に着手し ており、非常に小型な ASIC の設計に成功した。ASIC は製作 中であり、今後性能評価を行う。