



FFAST焦点面検出器(SD-CCDカメラ)用 駆動/信号処理回路

P3-142
第11回宇宙科学シンポジウム
2011年1月5-7日@ISAS

中嶋 大、藤川 真里、森 秀樹、穴吹 直久、常深 博、能町 正治 (大阪大)、
尾崎 正伸、池田 博一、橋本 樹明、坂井 真一郎、坂東 信尚(ISAS/JAXA)、河野 功、巳谷 真司、山元 透(誘導制御
G/JAXA)、伊藤 真之(神戸大)、古澤 彰浩、國枝 秀世 (名古屋大)、鶴 剛 (京都大)、森 浩二(宮崎大)
nakajima@ess.sci.osaka-u.ac.jp

SD-CCDカメラの駆動・信号処理回路について、そのハードウェア構成とBread Board Modelの開発状況を報告する。レコード盤軌道編隊飛行では、星がCCD上を流れる速度が一定でないため、「CCDの電荷転送を一時停止する・停止の頻度を可変にする」機能をシーケンサに実装することで対応する。CCD出力信号処理にはアナログASICを用いる。ASICは既に回路レベルでの開発が完了し、単体性能試験およびCCDとの接続試験を行った。現在、駆動系・デジタル信号処理系を含めた全システムの開通を目指して開発中である。

1. 駆動・信号処理回路への要求


科学目標(常深 S3-O7)に基づくSD-CCDカメラ駆動・信号処理回路への要求

①SD-CCD 3素子の同時低雑音信号処理

FFASTの焦点面にはSD-CCD (森+ P3-141)が3枚並び、フルフレームトランスファ動作での同時低雑音信号処理が要求される。そこで処理回路規模を軽量・省電力化させるため、多チャンネル同時信号処理用ASICを用いる。このASICはASTRO-H搭載SXIで使用するものと同じで、CCDアナログ信号の増幅とAD変換の機能を持つ。


SD-CCD諸元	
構造	Si 200μm(完全空乏) +CsI 300μm(柱状結晶)
画素面積	15μm x 15μm
画素数	2k x 4k
撮像領域	3cm x 6cm
読出口	4

ASIC諸元	
機能	信号増幅+ADC
チップサイズ	3mm x 3mm
チャンネル数	4(同時信号処理)
電源電圧	3.3V




②TDIによる走査観測

FFASTは、CCD上を星が流れる方向・速度と、電荷が転送される方向・速度とを揃えるTDI駆動を行うことで高感度撮像分光を行う。さらに、レコード盤軌道編隊飛行(河野+P3-140)を行うため軌道一周当たり速度が0.03 ~ 0.06 deg/sと変動するため、CCDの駆動速度も可変であることが要求される。実際にはCCDの横転送レジスタにおけるオーバークロック(空読み)領域の画素数を可変にすることで実効的な転送速度を可変にする。



おとめ座銀河団集中観測時の走査領域。一周回で8の字を描くが、描く過程で天空を走査する速度が変わる

2. ハードウェア構成




SD-CCDカメラシステムのハードウェア配置図

①ビデオボード



SD-CCD素子で取得した観測データ(微弱アナログ信号)は、カメラ内部のビデオボードでデジタル化・復号化(decimation filter)され、Mission I/O ボードに送られる。



※左写真はCCD1素子分の信号を処理するBBM基板。

②ドライバボード



SD-CCDを駆動するアナログ信号を生成する。互いに独立だが等価な回路を持つ3枚の基板で構成され、各々が1素子の駆動を担当する。また温度制御用回路も実装され、ヒーターによりSD-CCD素子の温度をPID制御する。ドライバボード自身及びビデオボードの各種House Keepingデータはドライバボード内部でデジタル化して後段のMIOボードにより収集される。

※左写真はCCD1素子分の信号を処理するBBM基板。


③Mission I/O (MIO) ボード・Mission DE (MDE) ボード

MIOボード内のUser FPGAがシーケンサとしてCCD駆動信号を供給するとともに、ピクセル座標判定、ダークレベル差し引き、イベント候補検出等のデータ処理を行う。イベント候補リストと付帯情報は、Mission DEから必要に応じてSpW経由で読み出される。この時のI/FをSpW FPGAが担う。Mission DEボードは、Mission I/Oボードからのイベント候補リストをもとに、指定した編集モードに従ってイベント情報を編集、その結果を衛星データ処理装置がSpW経由で読み出しテレメトリデータとなる。

3. 開発現況と今後の課題

①信号処理用ASICの開発状況

※以下、8つのデータがあるのは、ASICの各チャンネルに2つのADC (even, odd)があり1ピクセルごと交互に処理しているため。





全消費電力のうち80mWは出力LVDS信号の終端抵抗によるもので、ASIC外部で発熱する。

すざく/XISと同等の線形性を達成。読み出し雑音分を除いたCCDのエネルギー分解能は $\Delta E/E=2\% @ 6keV$ (FWHM $\sim 120eV$: $\Delta N_e \sim 14e$ 相当)。→INL0.2%は1~2e-に相当。


入力等価雑音特性

28μV@40kHz を達成。160kHzまで30μV以下。CCDの変換効率5.5μV/e-から期待される等価雑音は28/5.5 $\sim 5e$

さらに $\Delta \Sigma$ ADC のサンプル回数を2倍にすることにより 18μV@20kHz を達成。




放射線耐性試験




12/21@放射線医学総合研究所
132Xe42+ (6MeV/u, 791MeV)
LET : 57.9 MeV·cm²/mg
Range : 64.4μm
Beam profile : ~1cm x 1cm
※ビーム強度は上流のファラデーカップでモニタ。Factor~2の不定性あり。

ラッチアップ試験として、線エネルギー付与(LET:dE/dxをターゲット密度で割ったもの)の非常に大きいXeのビームをPFMベアチップに照射した。



ビーム照射中にラッチアップは起こらず、高い耐性を示した。
 $\sigma_{SEL} < 2.4 \times 10^{-12} \text{ cm}^2 / (\text{Ion} \times \text{ASIC})$

②MIO・MDEボードを用いたBread Board Model(BBM)の開発状況



駆動・信号処理回路に関してはシーケンサの機能を除けばASTRO-H/SXIとほとんどの部分が共通であるため、Mission I/Oボードなどデジタル信号処理系を含めた地上実験用のシステム開発も、SXIシステムが完成すれば自動的にほぼ完了する。MIO・MDEボードを用いたデジタルシステム試験については穴吹+P3-145を参照のこと。

今後の開発計画

- end-to-end試験で、BBMシステムの雑音評価。
- EM Video boardを製作、機械・熱真空等環境試験を行う。
- 電荷転送速度可変のシーケンサロジック開発。